JNH官网

       硅产品知识产权(SIP)平台解决方案和数字信号处理器 (DSP) 内核授权厂商CEVA公司宣布与ARM合作，针对多处理器系统级芯片 (SoC) 解决方案的开发，在ARM CoreSight技术实现CEVA DSP内核的实时跟踪支持。这种强化的支持将使得日益增多的采用基于CEVA DSP + ARM处理器的SoC客户，在使用具有ARM Embedded Trace Macrocell(ETM) 技术的处理器时，受益于完全的系统可视化，从而简化调试过程及确保快速上市。
        现在许多用于无线和移动多媒体应用的复杂SoC都采用多处理器架构来提供性能和所需的丰富功能集。这种多处理器方案通常意味着整个应用的调试会更为复杂。随着CEVA实时跟踪模块的推出，两家公司的共同客户能够利用ARM ETM 技术在CEVA DSP内核中搜集软件的执行跟踪结果，以便保证总体系统有更好的开发和性能。
        CEVA选择采用已获验证的ARM ETM技术，并设计DSP与之直接接口。这种基于CEVA DSP ETM技术的接口可使DSP数据和程序访问的独有特性 (比如双数据总线接口和多断言程序执行) 适合于ETM接口，只需增加最少的逻辑电路就可实现完全的DSP可视化。CEVA增加了额外的滤波逻辑，确保典型DSP应用的高数据吞吐量不会超出ETM数据流量。通过一个跟踪端口，利用CoreSight Trace Funnel 即可收集ARM和CEVA DSP处理器的同时跟踪结果。 
        ARM系统设计部总经理 John Cornish 表示：“在ARM，JNH官网致力于保证客户拥有全面的设计开发生态系统，并且通过扩展JNH官网对于CEVA DSP内核的支持，将增强对多核和多处理器SoC的开发流程。对于无线和移动多媒体应用，CoreSight Embedded Trace Macrocell技术将为CEVA 和 ARM的共同客户提供更快速简易的实时SoC调试。”
        CEVA战略客户和合作伙伴副总裁Eyal Ben-Avraham 称：“对于目前的复杂SoC开发而言，在及时把产品推向市场的过程中，‘调试成本’是个重要因素。在CEVA DSP内核中加入实时跟踪的支持，将使其能够与ARM的Embedded Trace Macrocell技术相结合，并进一步加强嵌入在JNH官网子系统和软硬件应用解决方案中的全面多处理器支持，最终简化调试过程。”
 
        ARM的CoreSight技术为整个系统级芯片 (SoC) 提供了最完整的调试和跟踪解决方案。它使基于ARM 处理器的SoC非常易于调试，从而加快更高质量产品的开发速度。CoreSight技术构建在ARM Embedded Trace Macrocell (ETM) 产品的基础之上，该产品拥有庞大的授权用户，并获得ARM RealView开发工具和超过20家领先工具供应商的支持。