ARM架构是怎么样的？arm架构和x86架构有什么区别？
2019-12-20
[导读]ARM架构，曾称进阶精简指令集机器(Advanced RISC Machine)更早称作Acorn RISC Machine，是一个32位精简指令集(RISC)处理器架构。还有基于ARM设计的派生产品，重要产品包括Marvell的XScale架构和德州仪器的OMAP系列。
ARM架构，曾称进阶精简指令集机器(Advanced RISC Machine)更早称作Acorn RISC Machine，是一个32位精简指令集(RISC)处理器架构。还有基于ARM设计的派生产品，重要产品包括Marvell的XScale架构和德州仪器的OMAP系列。
ARM家族占比所有32位嵌入式处理器的75%，成为占全世界最多数的32位架构。
ARM处理器使用在嵌入式系统设计，低耗电节能，非常适用移动通讯领域。消费性电子产品，例如可携式装置(PDA、移动电话、多媒体播放器、掌上型电子游戏，和计算机)，电脑外设(硬盘、桌上型路由器)，甚至导弹的弹载计算机等军用设施。
一颗主要用于路由器的Conexant ARM处理器是Acorn电脑公司(Acorn Computers Ltd)于1983年开始的开发计划。
这个团队由Roger Wilson和Steve Furber带领，着手开发一种新架构，类似进阶的MOS Technology 6502处理器。Acorn有一大堆建构在6502架构上的电脑，因此能设计出一颗类似的芯片即意味着对公司有很大的优势。
团队在1985年时开发出ARM1 Sample版，而首颗"真正"的产能型ARM2于次年量产。ARM2具有32位的数据总线、26位的寻址空间，并提供64 Mbyte的寻址范围与16个32-bit的暂存器。这些暂存器其中有一颗做为(word大小)程式计数器，其前面6 bits和后面2 bits用来保存处理器状态标记(Processor Status Flags)。ARM2可能是全世界最简单实用的32位微处理器，其仅容纳了30,000个晶体管(相较于Motorola六年后的68000其包含了70,000颗)。之所以精简的原因在于它不含微码(请参阅microcode)(这表示大概只有68000的1/3至1/4)，而与现今大多数的 CPU 不同，它没有包含任何的高速缓存。这个精简的特色使它只需消耗很少的电能，却能发挥比 Intel 80286 更好的效能。后继的处理器ARM3更备有4KB的高速缓存，使它能发挥更佳的效能。
在1980年代晚期，苹果电脑开始与Acorn合作开发新版的ARM核心，由于这专案非常重要，Acorn甚至于1990年将设计团队另组成一间名为安谋国际科技(Advanced RISC Machines Ltd.)的新公司。也基于这原因，使得ARM有时候反而称作Advanced RISC Machine而不是Acorn RISC Machine。由于其母公司ARM Holdings plc于1998年的伦敦交易市场和NASDAQ挂牌上市[1]，使得Advanced RISC Machines成了ARM Ltd旗下拥有的产品。
这个专案到后来进入了ARM6，首版的式样在1991年释出，然后苹果电脑使用ARM6架构的ARM 610来当作他们Apple Newton PDA的基础。在1994年，Acorn使用ARM 610做为他们Risc PC电脑内的CPU。
在这些变革之后，内核部份却大多维持一样的大小。ARM2有30,000颗晶体管，但ARM6却也只增长到35,000颗。主要概念是以ODM的方式，使ARM核心能搭配一些选配的零件而制成一颗完整的CPU，而且可在现有的晶圆厂里制作并以低成本的方式达到很大的效能。
ARM的经营模式在于出售其知识产权核(IP core)，授权厂家依照设计制作出建构于此核的微控制器和中央处理器。最成功的实作案例属 ARM7TDMI，几乎卖出了数亿套内建微控制器的装置。
DEC 购买这个架构的产权(此处会造成混淆在于其本身也制造 DEC Alpha 并研发出StrongARM。在 233 MHz 的频率下，这颗 CPU 只消耗一瓦特的电能(后来的芯片消耗得更少)。这项设计后来为了和 Intel 的控诉和解而技术移转，Intel 因而趁机以 StrongARM 架构补强他们老旧的 i960 产线。Intel 后来开发出他们自有的效能实作，称作XScale，之后也卖给了 Marvell。
支援智能型手机、PDA和其他手持装置最常见的架构是ARMv4。XScale 和 ARM926 处理器是ARMv5TE，而且比起建构在 ARMv4 的 StrongARM、ARM925T 和 ARM7TDMI 等处理器还更常见于许多高阶装置上。架构版本如下栏所示。
设计文件
讲求精简又快速的设计方式，整体电路化却又不采用微码，就像早期使用在Acorn微电脑的8位6502处理器。
ARM架构包含了下述RISC特性：
读取/储存 架构
不支援地址不对齐内存存取(ARMv6内核现已支持)
正交指令集(任意存取指令可以任意的寻址方式存取数据Orthogonal instruction set)
大量的16 × 32-bit 寄存器阵列(register file)
固定的32 bits 操作码(opcode)长度，降低编码数量所产生的耗费，减轻解码和流水线化的负担。
大多均为一个CPU周期执行。
为了补强这种简单的设计方式，相较于同时期的处理器如Intel 80286和Motorola 68020，还多加了一些特殊设计：
大部分指令可以条件式地执行，降低在分支时产生的负重，弥补分支预测器(branch predictor)的不足。
算数指令只会在要求时更改条件编码(condition code)
32-bit筒型位移器(barrel shifter)可用来执行大部分的算数指令和寻址计算而不会损失效能
强大的索引寻址模式(addressing mode)
精简但快速的双优先级中断子系统，具有可切换的暂存器组
有个附加在ARM设计中好玩的东西，就是使用一个4-bit 条件编码 在每个指令前头，表示每支指令的执行是否为有条件式的
这大大的减低了在内存存取指令时用到的编码位，换句话说，它避免在对小型叙述如if做分支指令。有个标准的范例引用欧几里得的公因子算法：
另一项指令集的特色是，能将位移(shift)和回转(rotate)等功能并成"资料处理"型的指令(算数、逻辑、和暂存器之间的搬移)，因此举例来说，一个C语言的叙述
a += (j << 2);
在ARM之下，可简化成只需一个word和一个cycle即可完成的指令
ADD Ra, Ra, Rj, LSL #2
这结果可让一般的ARM程式变得更加紧密，而不需经常使用内存存取，流水线也可以更有效地使用。即使在ARM以一般认定为慢速的速度下执行，与更复杂的CPU设计相比它仍能执行得不错。
ARM处理器还有一些在其他RISC的架构所不常见到的特色，例如PC-相对寻址(的确在ARM上PC为16个暂存器的其中一个)以及 前递加或后递加的寻址模式。
另外一些注意事项是 ARM 处理器会随着时间，不断地增加它的指令集。某些早期的 ARM 处理器(比ARM7TDMI更早)，譬如可能并未具备指令可以读取两 Bytes 的数量，因此，严格来讲，对这些处理器产生程式码时，就不可能处理如 C 语言物件中使用 "volatile short" 的资料型态。
ARM7 和大多数较早的设计具备三阶段的流水线化(Pipeline)：提取指令、解码，并执行。教高的效能设计，如 ARM9，则有五阶段的流水线化。提升效能的额外方式，包含一颗较快的加法器，和更广的分支预测逻辑线路。
这个架构使用“协处理器”提供一种非侵入式的方法来延伸指令集，可透过软件下 MCR、MRC、MRRC和MCRR 等指令来对协处理器寻址。协处理器空间逻辑上通常分成16个协处理器，编号分别从 0 至 15 ，而第15号协处理器(CP15)是保留用作某些常用的控制功能，像是使用高速缓存和记忆管理单元运算(若包含于处理器时)。
在 ARM 架构的机器中，周边装置连接处理器的方式，通常透过将装置的实体暂存器对应到 ARM 的内存空间、协处理器空间，或是连接到另外依序接上处理器的装置(如总线)。协处理器的存取延迟较低，所以有些周边装置(例如 XScale 中断控制器)会设计成可透过不同方式存取(透过内存和协处理器)。
Thumb
较新的ARM处理器有一种16-bit指令模式，叫做Thumb，也许跟每个条件式执行指令均耗用4位的情形有关。在Thumb模式下，较小的opcode有更少的功能性。例如，只有分支可以是条件式的，且许多opcode无法存取所有CPU的暂存器。然而，较短的opcode提供整体更佳的编码密度(注：意指程式码在内存中占的空间)，即使有些运算需要更多的指令。特别在内存埠或总线宽度限制在32 以下的情形时，更短的Thumb opcode能更有效地使用有限的内存带宽，因而提供比32位程式码更佳的效能。典型的嵌入式硬件仅具有较小的32-bit datapath寻址范围以及其他更窄的16 bits寻址(例如Game Boy Advance)。在这种情形下，通常可行的方案是编译成 Thumb 程式码，并自行化一些使用(非Thumb)32位指令集的CPU相关程式区，因而能将它们置入受限的32-bit总线宽度的内存中。
首颗具备 Thumb 技术的处理器是 ARM7TDMI。所有 ARM9 和后来的家族，包括 XScale 都纳入了 Thumb 技术。
Jazelle
ARM 还开发出一项技术，Jazelle DBX (Direct Bytecode eXecution)，允许它们在某些架构的硬件上加速执行Java bytecode，就如其他执行模式般，当呼叫一些无法支援bytecodes的特殊软件时，能提供某些bytecodes的加速执行。它能在现存的ARM与Thumb模式之间互相执行。
首颗具备Jazelle技术的处理器是ARM926EJ-S：Jazelle以一个英文字母'J'标示于CPU名称中。它用来让手机制造商能够加速执行Java ME的游戏和应用程式，也因此促使了这项技术不断地开发。
Thumb-2
Thumb-2 技术首见于 ARM1156 核心 ，并于2003年发表。Thumb-2 扩充了受限的 16-bit Thumb 指令集，以额外的 32-bit 指令让指令集的使用更广。因此 Thumb-2 的预期目标是要达到近乎 Thumb 的编码密度，但能表现出近乎 ARM 指令集在 32-bit 内存下的效能。
Thumb-2 至今也从 ARM 和 Thumb 指令集中派生出多种指令，包含位栏(bit-field)操作、分支建表(table branches)，和条件执行等功能。
ThumbEE
ThumbEE，也就是所谓的Thumb-2EE，业界称为Jazelle RCT技术，于2005年发表，首见于 Cortex-A8 处理器。ThumbEE 提供从 Thumb-2 而来的一些扩充性，在所处的执行环境(Execution Environment)下，使得指令集能特别适用于执行阶段(Runtime)的编码产生(例如即时编译)。Thumb-2EE 是专为一些语言如 Limbo、Java、C#、Perl 和 Python，并能让 即时编译器 能够输出更小的编译码却不会影响到效能。
ThumbEE 所提供的新功能，包括在每次存取指令时自动检查是否有无效指标，以及一种可以执行阵列范围检查的指令，并能够分支到分类器(handlers)，其包含一小部份经常呼叫的编码，通常用于高阶语言功能的实作，例如对一个新物件做内存配置。
NEON
进阶 SIMD 延伸集，业界称为NEON技术，它是一个结合 64 和 128 bit 的 SIMD(Single Instruction Multiple Data 单指令多重数据)指令集，其针对多媒体和讯号处理程式具备标准化加速的能力。NEON 可以在 10 MHz 的 CPU 上执行 MP3 音效解码，且可以执行 13 MHz 频率以下的 GSM AMR (Adaptive Multi-Rate) 语音编码。NEON具有一组广的指令集、各自的寄存器阵列，以及独立执行的硬件。NEON 支援 8-, 16-, 32- 和 64-bit 的整数及单精度浮点数据，并以 SIMD 的方式运算，执行图形和游戏处理中关于语音/视讯的部分。SIMD 在 向量超级处理机 中是个决定性的要素，它具备同时多项处理功能。在 NEON 技术中，SIMD 可支援到同时 16 个运算。
VFP
VFP 是在协同处理器针对ARM架构的衍生技术。它提供低成本的单精度和倍精度浮点运算能力，并完全相容于ANSI/IEEE Std 754-1985
查看更多→
首页 > 新闻资讯 
